首页 > 期刊 > 自然科学与工程技术 > 信息科技 > 电子信息科学综合 > 计算机与数字工程 > 高性能小数分频锁相环的研究与实现 【正文】

高性能小数分频锁相环的研究与实现

谢雷; 陈海燕; 陈建军 国防科技大学计算机学院; 长沙410073
  • 锁相环
  • 小数分频
  • 小数杂散
  • dac噪声补偿

摘要:随着集成电路技术的迅猛发展,芯片内时钟信号精度要求越来越高,如何提高时钟信号的品质是集成电路行业的研究重点。小数分频锁相环是时钟信号实现高分辨率、快速变频的常用结构,但是受到自身结构的制约,小数分频锁相环会引入大量杂散噪声,杂散噪声对输出信号影响极大,在设计中消除和抑制杂散噪声成为挑战。论文通过分析小数分频锁相环的基本结构,研究了杂散与噪声种类和来源,解释了杂散与噪声的产生机理,提出了一种基于DAC的噪声补偿技术,设计并实现了一款高性能、低相噪的小数分频锁相环。锁相环分频精度为24位,功耗为3.4mW,面积为0.06mm^2。

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

投稿咨询 免费咨询 杂志订阅

我们提供的服务

服务流程: 确定期刊 支付定金 完成服务 支付尾款 在线咨询